Operasi pembacaan cache

Cache memory merupakan memori yang memiliki kecepatan sangat tinggi, digunakan sebagai perantara antara Main Memory dan CPU. Memori ini mempunyai kecepatan lebih tinggi daripada Main Memory, namun harganya lebih mahal. Cache memory digunakan untuk menjembatani perbedaan kecepatan CPU yang sangat tinggi dengan kecepatan RAM yang jauh lebih rendah. Dengan menggunakan cache memory, sejumlah data dapat dipindahkan ke memori ini dalam sekali waktu, dan kemudian ALU akan mengambil data tersebut dari memori ini. Dengan pendekatan seperti ini, pemrosesan data dapat dilakukan lebih cepat dari pada kalau CPU mengambil data secara langsung dari RAM.memperlihatkan sistem interkoneksi untuk cache memory.

Operasi pembacaan cache :

Direct Mapping
• Setiap blok pada main memory dipetakan dengan line tertentu pada cache.
i = j modulo C
di mana i adalah nomor line pada cache yang digunakan untuk meletakkan


• blok main memory ke-jJika M = 64 dan C = 4, maka pemetaan antara line dengan blok menjadi
seperti berikut :
Line 0 can hold blocks 0, 4, 8, 12, ...
Line 1 can hold blocks 1, 5, 9, 13, ...
Line 2 can hold blocks 2, 6, 10, 14, ...

• Line 3 can hold blocks 3, 7, 11, 15, ... Pada cara ini, address pada main memory dibagi 3 field atau bagian, yaitu:
o Tag identifier.
o Line number identifier
o Word identifier (offset)

Keuntungan menggunakan Direct Mapping antara lain:
• Mudah dan murah diimplementasikan.
• Mudah untuk menentukan letak salinan data main memory pada cache.


Kerugian menggunakan Direct Mapping antara lain:
• Setiap blok main memory hanya dipetakan pada 1 line saja.
• Terkait dengan sifat lokal pada main memory, sangat mungkin mengakses blok yang dipetakan pada line yang sama pada cache. Blok seperti ini akan menyebabkan seringnya sapu masuk dan keluar data ke/dari cache, sehingga hit ratio mengecil. Hit ratio adalah perbandingan antara jumlah ditemukannya data pada cache dengan jumlah usaha mengakses cache.

Associative Mapping
• Memungkinkan blok diletakkan di sebarang line yang sedang tidak terpakai.
• Diharapkan akan mengatasi kelemahan utama Direct Mapping.
• Harus menguji setiap cache untuk menemukan blok yang diinginkan.
o Mengecek setiap tag pada line
o Sangat lambat untuk cache berukuran besar.

• Nomor line menjadi tidak berarti. Address main memory dibagi menjadi 2 field saja, yaitu tag dan word offset
• Melakukan pencarian ke semua tag untuk menemukan blok.
• Cache dibagi menjadi 2 bagian :
o lines dalam SRAM
o tag dalam associative memory

Keuntungan Associative Mapping: cepat dan fleksibel.
Kerugiannya: biaya implementasi. Misalnya : untuk cache ukuran 8 kbyte
dibutuhkan 1024 x 17 bit associative memory untuk menyimpan tag identifier.


Set Associative Mapping
• Merupakan kompromi antara Direct dengan Full Associative Mapping.
• Membagi cache menjadi sejumlah set (v) yang masing-masing memiliki sejumlah line (k)
• Setiap blok dapat diletakkan di sebarang line dengan nomor set:
• Jika sebuah set dapat menampung X line, maka cache disebut memiliki Xway set associative cache.
• Hampir semua cache yang digunakan saat ini menggunakan organisasi 2 atau 4-way set associative mapping.


Keuntungan menggunakan Set Associative Mapping antara lain:
• Setiap blok memori dapat menempati lebih dari satu kemungkinan nomor line (dapat menggunakan line yang kosong), sehingga thrashing dapat diperkecil
• Jumlah tag lebih sedikit (dibanding model associative), sehingga jalur untuk melakukan perbandingan tag lebih sederhana.


A. Prinsip – prinsip Chace Memory
Cahce memory  memberikan kecepatan yang mendekati kecepatan memori tercepat yang bisa diperoleh.
• Konsepnya

Gambar Chace memory dan memory utama

B. Operasi Pembacaan Cache

Gambar Operasi pembacaan Chace


C. Tabel Unsur - unsur Rancangan Cache
Ukuran Cache Write Policy
Direct (Langsung) Write through
Associative (Asosiatif) Write back
Set associative (Asosiatif set) Write once

Algoritma Pengganti Ukuran Blok
Least-recently used (LRU) Banyaknya Cache
First-in-first-out (FIFO) Single / dua-level
Least-frequently-used (LFU) Unified atau split
Random


IKHTISAR SISTEM MEMORI KOMPUTER

I. ORGANISASI CACHE PENTIUM
A. Evolusi organisasi  dilihat jelas pada 
1. Evolusi microprosesor Intel 80386  tidak memiliki on-chip.
2. Cache 80486 menggunakan on-chip cache tunggal 8 byte dengan memakai saluran berukuran 16 byte.
3. Organisasi asosiatif set 4 pentium menggunakannya 2 on-chip cache.
4. Data cache -> operasi integer maupun floating point.
5. Data cache -> dua port dan menggunakan write-back policy.

B. Gambar Struktur Cache Data Internal Pentium [ANDE93]

C. Konsistensi Data Cache
•Data cache mendukung protokol -> yang dikenal sebagai MESI (modified/exclusive/shared/invalid). -> dirancang -> mendukung persyaratan konsitensi cache sistem multiprosesor dan organisasi pentium berprosesor tunggal.
• Tabel Keadaan-keadaan Saluran Cache MESI
M E S I
Modified Exclusive Shared Invalid
Saluran cache ini invalid? Ya Ya Ya Ya
Salinan memorynya… out of date valid valid __
Salinan ada dalam cache lain? Tidak Tidak Mungkin Mungkin
Suatu write pada saluran ini… Tidak Tidak Pergi Pergi
Pergi ke bus pergi ke bus ke bus dan langsung
Meng-update ke bus Cache

-> Modified: Saluran pada cache telah dimodifikasi (berbeda dengan memory utama).
-> Exclusive: Saluran pada cache sama seperti saluran pada memori utama dan tidak terdapat pada cache lainnya.
-> Shared: Saluran pada cache sama seperti pada saluran pada memori utama dan dapat berada pada cache lainnya.
-> Invalid: Saluran pada cache tidak berisi data yang valid.

Cache Control
1. Cache internal dikontrol oleh dua bit pada salah satu resgister kontrol, yang berlabel bit CD (cache disable) dan bit NW (Not writethrough).
2. Tabel Mode Pengoperasian Cache Pentium
Control Bits Operating Mode
CD NW Cache Fills Write-Throughs Invaliddates
0 0 Enabled Enabled Enabled
1 0 Disabled Enabled Enabled
1 1 Disabled Disabled Disabled

II. ORGANISASI CACHE POWER PC
A. Organisasi cache Power PC telah mengalami modifikasi dengan masing-masing model dalam kelompok PowerPC.
B. Gambar dibawah ini -> bentuk yang disederhanakan dari organisasi PowerPC 620. Unit-unit eksekusi inti merupakan arithmetic.

Gambar Diagram blok PowerPC 620

C. Gambar dibawah ini menunjukkan Diagram Keadaan cache Power PC yang disederhanakan

III. ORGANISASI DRAM TINGKAT LANJUT
A. Bentuk diagram blok dasar memori utama masih berupa keping DRAM.
• Keping DRAM tradisional memiliki kendala dalam hal arsitektur internal, olah interface, dan interface untuk bus memori prosesor.
B. Enhanced DRAM
• Arsitektur DRAM baru yang paling sederhana  enhanced DRAM (EDRAM)
• Dibuat oleh Ramtron [BOND94]. EDRAM mengintegrasikan cache SRAM yang kecil pada keping DRAM generik.
• EDRAM mencakup beberapa feature lainnya yang dapat meningkatkan kinerja.
C. Cache DRAM
• Cache DRAM (CDRAM)  dibuat oleh Mitsubishi [HIDA90] = EDRAM.
• CDRAM mencakup cache SRAM cache SRAM yang lebih besar dari EDRAM (16 vs 2 kb).
D. Synchronous DRAM
• Pendekatan yang berbeda  meningkatkan kinerja DRAM  synchronous DRAM (SDRAM)
• SDRAM  bertukar data dengan prosesor yang disinkronkan dengan signal pewaktu eksternal dan bekerja dengan kecepatan penuh bus prosesor/memori tanpa mengenal keadaan wait.
• Dengan menggunakan akses sinkron. DRAM memindahkan data ke dalam dan keluar di bawah kontrol waktu sistem.